電子資訊

分享半導體行業(yè)媒體最新資訊，開展行業(yè)的技術(shù)交流、思想碰撞、信息互換、資料查詢等，以市場趨勢為導向、以客戶滿意為結(jié)果，銳意進取持續(xù)發(fā)展。

更新日期： 2024-09-19
瀏覽次數(shù)： 1194

光刻機是半導體制造過程中的關(guān)鍵設備，相當于芯片制造工藝的“印刷機”，它的精度直接影響芯片的制程和性能。根據(jù)不同光源類型，光刻機可以分為UV（紫外線）、DUV（深紫外線）和EUV（極紫外線）三大類。光刻機的分辨率主要由兩個參數(shù)決定：光源的波長（λ）和物鏡系統(tǒng)的數(shù)值孔徑（NA）。簡單來說，波……

查看詳情 >>

先進封裝核心技術(shù)之一：TSV

更新日期： 2024-09-19
瀏覽次數(shù)： 869

在先進封技術(shù)中，TSV（Through-Silicon Via，硅通孔）是一種關(guān)鍵的垂直互連技術(shù)，它通過在芯片內(nèi)部打通的通道實現(xiàn)了電氣信號的垂直傳輸。TSV可以顯著提高芯片之間的數(shù)據(jù)傳輸效率，減少信號延遲，降低功耗，并提升封裝的集成密度。以下是對TSV技術(shù)的詳細解釋。 1. TSV的基本概念 TSV 是一種……

查看詳情 >>

芯片設計之功能邏輯仿真

更新日期： 2024-09-11
瀏覽次數(shù)： 869

Functional Logic Simulation可以看作是芯片設計的“邏輯驗證”階段，確保設計功能如預期工作。它的主要目的是在時序無關(guān)的情況下，確認芯片的邏輯結(jié)構(gòu)是否正確。這個步驟幫助工程師在芯片制造之前，發(fā)現(xiàn)并修正設計中的邏輯錯誤。

查看詳情 >>

為啥6寸晶圓用平邊，8/12寸晶圓用notch？

更新日期： 2024-09-11
瀏覽次數(shù)： 1345

最近讀者提問：“6寸晶圓用平邊，8/12寸晶圓用notch，用Notch 比平邊好，為啥6寸還是用平邊”這個問題時，我們可以從晶圓制造、工藝要求、歷史原因和設備兼容性等多個角度進行分析。

查看詳情 >>

聊聊晶圓和芯片量產(chǎn)階段的full-mask

更新日期： 2024-09-06
瀏覽次數(shù)： 1317

在集成電路工藝中，“full-mask”是一個關(guān)鍵概念，它涉及到半導體制造過程中掩模版的使用。掩模版是半導體光刻工藝中用于硅片表面圖案化的光學工具。掩模版上有微小的圖案，這些圖案將通過光刻過程轉(zhuǎn)移到硅片的光刻膠上，從而定義了芯片的功能區(qū)和布線層。

查看詳情 >>

SOI晶圓的結(jié)構(gòu)、分類、優(yōu)勢、下游應用

更新日期： 2024-09-02
瀏覽次數(shù)： 1110

SOI（Silicon-On-Insulator）是一種半導體制造技術(shù)，其中硅晶圓的一部分被絕緣層（通常是二氧化硅）隔離開來，這樣可以有效地減少寄生電容和漏電流，提升器件性能。

查看詳情 >>

如何理解晶圓制造的良率（Yield）

更新日期： 2024-08-27
瀏覽次數(shù)： 1592

在晶圓制造中，良率的管理和提升是一個復雜而持續(xù)的過程，需要在工藝、設計、材料、設備等多個方面進行綜合的優(yōu)化和管理。通過數(shù)據(jù)的分析、持續(xù)改進的策略、客戶協(xié)同的優(yōu)化，最終實現(xiàn)良率的最大化，提高產(chǎn)品質(zhì)量和產(chǎn)線效率。

查看詳情 >>

萬物智聯(lián)時代，RISC-V與AI的融合之路該如何走？

更新日期： 2024-08-21
瀏覽次數(shù)： 1383

在全球科技飛速發(fā)展的背景下，RISC-V與人工智能（AI）的結(jié)合成為了業(yè)內(nèi)關(guān)注的焦點，8月19日，第四屆滴水湖中國RISC-V產(chǎn)業(yè)論壇在上海臨港滴水湖畔召開，北京大學講席教授、RISC-V國際基金會人工智能與機器學習專委會主席謝濤發(fā)表了《萬物智聯(lián)時代RISC-V+AI之路》演講，分析了RISC-V與AI技術(shù)的結(jié)合及其發(fā)……

查看詳情 >>

晶圓測試與芯片測試有什么不同？

更新日期： 2024-08-19
瀏覽次數(shù)： 995

晶圓測試（CP）屬于“晶圓級”工藝，數(shù)千顆甚至數(shù)萬顆裸芯片高度集成于一張晶圓上，對測試作業(yè)的潔凈等級、作業(yè)的精細程度、大數(shù)據(jù)的分析能力等要求較高，因此技術(shù)實力較強的測試廠商通過精益生產(chǎn)能夠?qū)崿F(xiàn)更好的效益，拉開與其他對手的差距。

查看詳情 >>

先進封裝技術(shù)CoWoS分享紀要

更新日期： 2024-08-16
瀏覽次數(shù)： 1394

臺積電的CoWoS（Chip On Wafer On Substrate）技術(shù)是一種先進的半導體封裝技術(shù)，旨在提升集成電路的性能、減小封裝尺寸，并有效降低功耗。CoWoS技術(shù)通過在一個硅中介層（Interposer）上集成多個芯片（或芯片組），形成一個高性能的封裝解決方案。該技術(shù)主要應用于需要高帶寬和低延遲的高性能計算……

查看詳情 >>