我們每次活動都有交流主題和專家級的業(yè)內(nèi)人士參與，這次活動準(zhǔn)備了TSV和TGV的PPT課件給到參會者、嘉賓也分享了各自的學(xué)習(xí)資料和經(jīng)驗。歡迎各位朋友參加后續(xù)活動。

TSV (Through-Silicon Via)

TSV是一種垂直穿過硅晶圓（芯片）的導(dǎo)電通道，用來連接芯片上下層的電路。你可以想象它像是一棟多層建筑中的電梯，可以讓信息快速上下通達(dá)不同的樓層。這種設(shè)計可以顯著提高芯片的性能和功能密度，同時減小芯片的尺寸。

圖：TSV示意，來自Amkor

硅通孔 (TSV)互連適用于各種 2.5D 封裝應(yīng)用及架構(gòu)。TSV 技術(shù)能夠讓[敏感詞]封裝滿足高性能、低能耗需求。

圖：2.5D TSV 露頭工藝 (MEOL)，來自Amkor

TGV (Through-Glass Via)
TGV技術(shù)類似于TSV，但是導(dǎo)電通道是穿過玻璃而不是硅。這種技術(shù)通常用于需要透明或者特定電磁特性的應(yīng)用中。TGV可以提供很好的絕緣性能和較低的電磁干擾，使其在高頻、高速和光電子應(yīng)用中非常有用。

圖：TGV示意，來自Intel

TGV的優(yōu)勢

1、電氣和機(jī)械性能的提升
玻璃基底可以顯著改善電氣和機(jī)械性能。玻璃具有很高的絕緣性和低介電常數(shù)，這有助于減少電磁干擾，使信號傳輸更加清晰和快速。

2、模量和熱膨脹系數(shù)（CTE）的可調(diào)節(jié)性
玻璃的模量和熱膨脹系數(shù)可以通過改變其組成和處理工藝來調(diào)節(jié)，使其更接近硅的特性。這種屬性的匹配可以減少由于熱膨脹不匹配引起的應(yīng)力和失效，提高產(chǎn)品的可靠性和穩(wěn)定性。

3、大尺寸和尺寸穩(wěn)定性
玻璃基底能支持較大的尺寸，同時保持尺寸穩(wěn)定性。這使得它適合用于大面積的芯片封裝，有助于特性的微縮和密集布局。

4、高孔洞密度
玻璃可以實現(xiàn)非常高的通孔（via）密度，這意味著更多的連接點和更復(fù)雜的路由設(shè)計，從而提高信號的傳輸效率和封裝密度。線寬線距可以做到很小，5微米以內(nèi)。

5、低損耗和高速信號傳輸
玻璃的低損耗特性支持高速信號傳輸，這對于高頻應(yīng)用尤為重要。

6、更高的溫度承受能力
玻璃具有較高的熔點和穩(wěn)定性，可以在更高的溫度下工作，這對于需要高溫加工或操作的應(yīng)用是一個重要優(yōu)勢。

TGV的潛在不足

1、加工成本和復(fù)雜性
玻璃加工通常比傳統(tǒng)的硅基材料更為復(fù)雜和昂貴。玻璃切割、鉆孔和填充技術(shù)要求高精度的設(shè)備和技術(shù)。

2、脆性問題
盡管玻璃具有優(yōu)良的機(jī)械和熱性能，其本質(zhì)的脆性可能會在某些應(yīng)用中帶來機(jī)械穩(wěn)定性和耐用性方面的挑戰(zhàn)。

3、技術(shù)成熟度和普及度
相對于更傳統(tǒng)的TSV技術(shù)，TGV仍處于較早的發(fā)展階段，這可能會影響其在工業(yè)界的接受度和應(yīng)用的廣泛性。

圖：TGV相比TSV的優(yōu)勢，來自英特爾

2.5D 封裝
2.5D封裝并不意味著真正的三維封裝，而是將多個芯片放置在一個中間層上，這個中間層叫做硅片轉(zhuǎn)接板（interposer）。硅片插座上設(shè)有導(dǎo)線，可以連接這些芯片，然后整個組合再連接到一個更大的基板上。這種方式比傳統(tǒng)的二維平面封裝可以提供更多的連接密度和更好的性能，但成本相對較高。

3D封裝
3D封裝技術(shù)是將多個芯片直接堆疊在一起，通過TSV等技術(shù)來實現(xiàn)芯片間的垂直連接。這種封裝可以極大地節(jié)省空間并提高性能，因為芯片間的距離更短，數(shù)據(jù)傳輸速度更快。

圖：2.5D、2D、3D封裝

Hybrid Bonding
Hybrid bonding是一種先進(jìn)的芯片連接技術(shù)，它結(jié)合了金屬對金屬和介電層對介電層的直接鍵合。這種技術(shù)允許在沒有使用傳統(tǒng)焊料的情況下，通過原子級的接合實現(xiàn)芯片間的電氣和機(jī)械連接。這樣不僅可以提高連接的密度和可靠性，還可以在非常小的空間內(nèi)實現(xiàn)更復(fù)雜的電路集成。

Hybrid Bonding涉及到電介質(zhì)沉積、金屬沉積、電鍍、化學(xué)機(jī)械平坦化(CMP)、蝕刻以支持混合鍵合工藝流程的革新。

Copper-to-copper的混合鍵合讓兩個芯片之間的連接性能接近單片設(shè)計，幾乎沒有功率和信號損失。這個技術(shù)的難點是在沒有對準(zhǔn)誤差的情況下實現(xiàn)無缺陷的銅到銅的結(jié)合，而且要求低成本。這就需要對上游和下游工藝以及設(shè)備進(jìn)行重大革新。

wafer-to-waferd的混合鍵合用在CIS 和NAND flash、DRAM中。

die-to-wafer的混合鍵合，用于邏輯芯片和HBM DRAM等。

免責(zé)聲明：本文采摘自“老虎說芯”，本文僅代表作者個人觀點，不代表薩科微及行業(yè)觀點，只為轉(zhuǎn)載與分享，支持保護(hù)知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。