射頻器件的挑戰(zhàn)與創(chuàng)新

在從4G到5G的演進(jìn)過程中，射頻器件的復(fù)雜性逐漸增加，產(chǎn)品在設(shè)計(jì)、工藝、材料等方面也發(fā)生了逐步的變化。 同時(shí)，射頻前端面臨功耗、尺寸、天線數(shù)量、芯片設(shè)計(jì)、溫度漂移、信號干擾、不同類型信號和諧共存等諸多技術(shù)挑戰(zhàn)。 如何解決這些問題是當(dāng)今工業(yè)和射頻器件創(chuàng)新的重點(diǎn)。 隨著半導(dǎo)體材料的發(fā)展，通過替代Si、GaAs、GaN等RF材料以及陶瓷、玻璃等封裝基板材料，提高功耗、效率、發(fā)熱、尺寸等當(dāng)然很重要。 用于開發(fā)射頻設(shè)備。 革新。 但除了材料創(chuàng)新，射頻器件還有哪些創(chuàng)新方式？ 

制造工藝

目前，射頻器件涉及的主要工藝為GaAs、SOI、CMOS、SiGe等。

GaAs：GaAs的電子遷移速率較好，適合用于長距離、長通信時(shí)間的高頻電路。GaAs元件因電子遷移速率比Si高很多，因此采用特殊的工藝，早期為MESFET金屬半導(dǎo)體場效應(yīng)晶體管，后面演變?yōu)镠EMT（高速電子遷移率晶體管），pHEMT（介面應(yīng)變式高電子遷移電晶體），目前為HBT（異質(zhì)接面雙載子晶體管）。

GaAs生產(chǎn)方式和傳統(tǒng)的硅晶圓生產(chǎn)方式大不相同，GaAs需要采用磊晶技術(shù)制造，這種磊晶圓的直徑通常為4-6英寸，比硅晶圓的12英寸要小得多。磊晶圓需要特殊的機(jī)臺，同時(shí)砷化鎵原材料成本高出硅很多，最終導(dǎo)致GaAs成品IC成本比較高；

SOI：SOI工藝的優(yōu)勢在于可集成邏輯與控制功能，不需要額外的控制芯片；

CMOS：CMOS工藝的優(yōu)勢在于可以將射頻、基頻與存儲器等組件合而為一的高整合度，并同時(shí)降低組件成本；

SiGe：近年來，SiGe已成了最被重視的無線通信IC制程技術(shù)之一。依材料特性來看，SiGe高頻特性良好，材料安全性佳，導(dǎo)熱性好，而且制程成熟、整合度高，具成本較低的優(yōu)勢。SiGe既擁有硅工藝的集成度、良率和成本優(yōu)勢，又具備第3到第5類半導(dǎo)體(如砷化鎵(GaAs)和磷化銦(InP)在速度方面的優(yōu)點(diǎn)。只要增加金屬和介質(zhì)疊層來降低寄生電容和電感，就可以采用SiGe半導(dǎo)體技術(shù)集成高質(zhì)量無源部件。

SiGe工藝幾乎能夠與硅半導(dǎo)體超大規(guī)模集成電路中的所有新工藝技術(shù)兼容，是未來的趨勢。不過SiGe要想取代砷化鎵的地位還需要繼續(xù)在擊穿電壓、截止頻率、功率等方面繼續(xù)努力。

射頻PA采用的工藝分別是GaAs、SOI、CMOS和SiGe；射頻開關(guān)采用SOI、GaAs工藝；LTE LNA采用的工藝多為SOI、CMOS。

進(jìn)入5G時(shí)代，Sub-6GHz和毫米波階段各射頻元器件的材料和技術(shù)可能會有所變化。SOI有可能成為重要技術(shù)，具有制作多種元器件的潛力，同時(shí)后續(xù)有利于集成。

格芯Chaojing  Li和Randy Wolf討論了低噪音放大器（LNA）理論以及在6 GHz以下的應(yīng)用（GPS，蜂窩網(wǎng)絡(luò)，Wi-Fi）使用RF-SOI和SiGe技術(shù)規(guī)格的設(shè)計(jì)考慮。兩位演講專家來自于較早前被收購的IBM Microelectronics，Randy擅長于高速加重器、數(shù)字功率檢測、PA及Data Converter, 還包括各類無線應(yīng)用上的開關(guān)，LNA, PA, 負(fù)壓電苛泵及邏輯控制. 擁有22項(xiàng)專利和布魯塞爾大學(xué)本科及MIT碩士學(xué)歷; Chaojing有設(shè)計(jì)LNA, PA, Switchers, VCO, Power Dividers, Couplers, Power Detectors, Phase Shifters, Mixers, Sub-G for WLAN and Satlite application, 發(fā)表學(xué)術(shù)論文20篇并擁有四川大學(xué)本科和克雷頓大學(xué)博士學(xué)歷。

本次網(wǎng)絡(luò)研討會涵蓋的主題將包括：

＋ 典型的6 GHz以下應(yīng)用（GPS，蜂窩網(wǎng)絡(luò)，Wi-Fi）和規(guī)格

＋ 基本的LNA理論

＋ LNA的設(shè)計(jì)注意事項(xiàng)：

       － 將LNA移動到前端模塊的優(yōu)點(diǎn)

       － GPS，蜂窩網(wǎng)絡(luò)和Wi-Fi應(yīng)用的設(shè)計(jì)權(quán)衡和技術(shù)考慮

       － RF-SOI和SiGe在LNA中的性能

擴(kuò)展閱讀

如何理解/偏置cascode

簡要介紹

電流鏡作用：復(fù)制電流、有源負(fù)載...

電流鏡參數(shù)：電流匹配、輸出阻抗、輸出電壓范圍、電源抑制比。

比較常用的是cascode

cascode電流鏡的電流源精度主要由M1和M3的匹配程度決定，而與M2和M4的匹配程度關(guān)系不大，所以:

在版圖上需要好好匹配的是M1和M3，而不是M2與M4。

同樣的在根據(jù)PDK中的“mismatch report”中提供的sigma計(jì)算W/L的時(shí)候，也是計(jì)算M1和M3的面積。

現(xiàn)在解釋一下為什么cascode的反饋結(jié)構(gòu)近似是"電流—電壓負(fù)反饋"

↘Vt增大，輸入電流增大

↘Vb1電壓固定，所以增大的是VA

↘VA=Iout*ro1(采樣輸出電流Iout,轉(zhuǎn)換成電壓VA)

↘而A點(diǎn)又是跨導(dǎo)放大器M2的反向輸入端

↘VA增大，Vb2不變，VGS2減小

↘VGS2減小，Iout減小

以上過程采樣輸出電流，反饋到跨導(dǎo)放大器反向輸入端,與Vb2相減(做電壓相加減)，減小電流。所以勉強(qiáng)可以認(rèn)為cascode是一個(gè)“電流-電壓負(fù)反饋”結(jié)構(gòu)。那么根據(jù)電流電壓反饋對輸出阻抗的影響，最初阻抗是ro1被放大了(1+gm2ro2)倍：

Rout=ro1*(1+gm2ro2)

≈gm2*ro2*ro1

與通過小信號電路"嚴(yán)密"計(jì)算的結(jié)果對比：

Rout=(1 + gm2·ro2)ro1 + ro2

≈gm2*ro2*ro1

可以看兩個(gè)結(jié)果基本一致.

下圖是我以前看Razavi的時(shí)候整理的反饋類型對阻抗影響的結(jié)論，可供參考。顯然M2和M4在環(huán)路中提供了主要增益，所以M2和M4在這里提供的是增益。

也就是說：如果非得說M2和M4的也影響電流鏡精度，那影響點(diǎn)就在他們的本征增益(gm·ro)，M2和M4在這種結(jié)構(gòu)中體現(xiàn)的是運(yùn)放的角色，他們的W/L越大，電流鏡越“硬”，也就是輸出阻抗越大。

偏置方法一

用電阻偏置

為了M2和M4飽和：

VB-VC≥Vt2

也就是：

IR≤Vt2

為了M1和M3在飽和區(qū)：

VC≥VB-Vt1+Vov2+Vt2

VC≥Vov2+(Vt2-Vt1)

結(jié)論：

Vov2+(Vt2-Vt1)≤IR≤Vt2

以上利用電阻的偏置方法中，電阻的阻值受工藝的影響較大，還有就是消耗電壓

偏置方法二

用MOS代替電阻

類比使用電阻偏置的情況可以得知：

Vov2<VDS5<Vt2

如果M5在飽和區(qū)，且尺寸又小，所以一定可以實(shí)現(xiàn) Vov2<VDS5，但是很明顯M5在線性電阻區(qū)，所以我們計(jì)算VDS5=Vov2的情況：（讓M5的尺寸小于計(jì)算結(jié)果即可）

類比電阻偏置還有一個(gè)條件是,VDS5<Vth，在這里就不計(jì)算了可通過仿真得到，不能太小這樣不僅消耗了電壓裕度，而且可能讓M2和M4飽和，用這種方法的優(yōu)點(diǎn)是，沒有電阻，減輕了工藝的影響。但是也消耗了電壓裕度。

偏置方法三

用第三路偏置

類比方法2 的計(jì)算過程，同樣適用于方法3，所以將M5和M6合并成一個(gè)管子，所以M7的尺寸應(yīng)該比M1小4倍，但是方法三的缺點(diǎn)是多了一路電流，優(yōu)點(diǎn)是不消耗電壓空間。

總結(jié)

本文主要寫了cascode的提高阻抗的原因，以及三種偏置辦法。

免責(zé)聲明：本文轉(zhuǎn)載自“大印藍(lán)?？萍肌?，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。