誓與臺積電比高低！三星未來要砸1000億美元在代工領(lǐng)域

發(fā)布時間：2022-03-10作者來源：薩科微瀏覽：2491

在今天芯動科技主辦的2021 國產(chǎn)IP與定制芯片生態(tài)大會上，三星半導體總監(jiān)YK Lee在發(fā)言中指出，到2030年，三星將在代工領(lǐng)域投資1000億美元，將三星打造為真正的代工巨頭，覆蓋接口、汽車、移動、消費和高性能處理器領(lǐng)域。

YK Lee的PPT顯示，三星將在2023年量產(chǎn)3nm GAA工藝技術(shù)。

他表示在每一代工藝上，三星都有改進

幾天前，三星宣布3nm GAA流片成功。在3nm節(jié)點，三星選擇了下一代工藝技術(shù)——GAA環(huán)繞柵極晶體管，通過使用納米片設備制造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場效應管），該技術(shù)可以顯著增強晶體管性能，主要取代FinFET晶體管技術(shù)。

根據(jù)三星的說法，與5nm制造工藝相比，3nm GAA技術(shù)的邏輯面積效率提高了35%以上，功耗降低了50%，性能提高了約30%。
從他公布的數(shù)據(jù)看，每一代技術(shù)在速度、面積和功耗上都后明顯的改進。

三星早在2019年就公布了3nm GAA工藝的PDK物理設計套件標準，這次3nm芯片流片是跟Synopsys合作完成的，雙方聯(lián)合驗證了該工藝的設計、生產(chǎn)流程，是3nm GAA工藝的里程碑。
YK Lee表示三星代工是面向所有主流領(lǐng)域

針對AI和高性能計算，三星有完整的解決方案，分別是高級工藝、高級封裝和高級ip。

在高級封裝上，半導體領(lǐng)頭羊都有自己的技術(shù)，臺積電有CoWoS，Intel有Foveros。三星的3D封裝技術(shù)叫X-Cube。

X-Cube的全稱是eXtended-Cube，意為拓展的立方體。在Die之間的互聯(lián)上面，它使用的是成熟的TSV工藝，即硅穿孔工藝。目前三星自己的X-Cube測試芯片已經(jīng)能夠做到將SRAM層堆疊在邏輯層之上，通過TSV進行互聯(lián)，制程是他們自家的7nm EUV工藝。三星表示這樣可以將SRAM與邏輯部分分離，更易于擴展SRAM的容量。另外，3D封裝縮短了Die之間的信號距離，能夠提升數(shù)據(jù)傳輸速度并提高能效。 X-Cube可靈活應用于未來芯片之上，包括5G、AI和高性能計算等領(lǐng)域的芯片均可使用該技術(shù)。三星表示X-Cube已經(jīng)在自家的7nm和5nm制程上面通過了驗證，計劃和無晶圓廠的芯片設計公司繼續(xù)合作，推進3D封裝工藝在下一代高性能應用中的部署。這個短視頻介紹了這個技術(shù)。三星也有自己的高級代工生態(tài)計劃（SAFE）如在SAFE EDA領(lǐng)域，三星有12個合作伙伴，在SAFE IP 領(lǐng)域，三星有52個合作伙伴。

芯動科技就是三星的IP合作伙伴，主要在GDDR6,LPDDR4X等存儲器和接口方面合作。

他表示三星會加大EUV產(chǎn)線，5月21日，三星宣布計劃提高其在韓國平澤市新生產(chǎn)線的晶圓代工生產(chǎn)能力。三星電子指出，該生產(chǎn)線已于本月開始建設，將專注于基于EUV的5納米及以下工藝技術(shù)，預計將于2021年下半年全面投入生產(chǎn)。

根據(jù)規(guī)劃，三星將于今年下半年開始在華城工廠開始批量生產(chǎn)5nm EUV工藝。加上平澤工廠，三星將在韓國和美國總共擁有7條晶圓代工生產(chǎn)線，其中包括6條12英寸生產(chǎn)線和1條8英寸生產(chǎn)線。與7nm EUV工藝對比，三星5nm EUV工藝的性能提升10%，功耗降低了20%，邏輯面積效率提升25%。總之，未來三星將是臺積電強勁對手，目前在美國和韓國，三星都有高端300mm晶圓廠。