服務(wù)熱線
0755-83044319
發(fā)布時間:2023-04-08作者來源:記得誠瀏覽:1527
在DC-DC芯片的應(yīng)用設(shè)計中,PCB布板是否合理對于芯片能否表現(xiàn)出其最優(yōu)性能有著至關(guān)重要的影響。不合理的PCB布板會造成芯片性能變差如線性度下降(包括輸入線性度以及輸出線性度)、帶載能力下降、工作不穩(wěn)定、EMI輻射增加、輸出噪聲增加等,更嚴(yán)重的可能會直接造成芯片損壞。
一般DC-DC芯片的使用手冊中都會有其對應(yīng)的PCB布板設(shè)計要求以及布板示意圖,本次我們就以同步BUCK芯片為例簡單講一講關(guān)于DC-DC芯片應(yīng)用設(shè)計中的PCB Layout設(shè)計要點(diǎn)。
1、關(guān)注芯片工作的大電流路徑
DC-DC芯片布板需遵循一個非常重要的原則,即開關(guān)大電流環(huán)路面積盡可能小。下圖所示的BUCK拓補(bǔ)結(jié)構(gòu)中可以看到芯片開關(guān)過程中存在兩個大電流環(huán)路。紅色為輸入環(huán)路,綠色為輸出環(huán)路。每一個電流環(huán)都可看作是一個環(huán)路天線,會對外輻射能量,引起EMI問題,輻射的大小與環(huán)路面積呈正比。
① 對于BUCK芯片而言,要想使輸入環(huán)路盡可能小,輸入電容應(yīng)盡可能靠近芯片引腳放置;
② 為了讓電容濾波效果更好,讓電源先經(jīng)過輸入電容,再進(jìn)入芯片內(nèi)部;
③ CIN使用的大容量電容器,一般情況下頻率特性差,所以要與CIN并聯(lián)頻率特性好的高頻率去耦電容器CBYPASS;
④ 電流容量小的電源(IO≤1A)場合,容量值也變小,所以有時可用1個陶瓷電容器兼具CIN和CBYPASS功能;
① 對于BUCK芯片而言,要想使輸入環(huán)路盡可能小,電感要靠近芯片SW引腳放置;
② 以覆銅方式走線減小寄生電感、電阻;
③ SW節(jié)點(diǎn)要以最小面積處理大電流,防止銅箔面積變大會起到天線的作用,使 EMI增加;
④ 電感附近不要走敏感信號線;
⑤ 自舉電路這一塊,自舉電路要盡量去靠近SW pin腳來縮短整個高頻的流通路徑;
① 通常FB反饋網(wǎng)絡(luò)處的分壓電阻都采用K級,10K級或上百K的阻值,阻值越大,越容易受干擾,應(yīng)遠(yuǎn)離各種噪聲源如電感、SW、續(xù)流二極管等;
② FB、COMP腳的信號地盡可能地與走大電流的功率地隔離開,然后進(jìn)行單點(diǎn)相連,盡量不要讓大電流信號的地 去干擾到小信號電流的地;
③ FB的分壓電阻要從VOUT上進(jìn)行采樣,采樣點(diǎn)要靠近輸出電容處才能獲得更準(zhǔn)確的實(shí)際輸出電壓值;
免責(zé)聲明:本文采摘自“記得誠”公眾號,本文僅代表作者個人觀點(diǎn),不代表薩科微及行業(yè)觀點(diǎn),只為轉(zhuǎn)載與分享,支持保護(hù)知識產(chǎn)權(quán),轉(zhuǎn)載請注明原出處及作者,如有侵權(quán)請聯(lián)系我們刪除。
友情鏈接:站點(diǎn)地圖 薩科微官方微博 立創(chuàng)商城-薩科微專賣 金航標(biāo)官網(wǎng) 金航標(biāo)英文站
Copyright ?2015-2024 深圳薩科微半導(dǎo)體有限公司 版權(quán)所有 粵ICP備20017602號-1