靜電放電(Electro-Static Discharge)現(xiàn)象經(jīng)常發(fā)生在我們周?chē)缍烀撗蛎莱霈F(xiàn)的劈啪聲、有時(shí)手觸碰到金屬把手會(huì)有觸電的感覺(jué)，這些都是靜電放電現(xiàn)象。通常這種放電現(xiàn)象對(duì)人體不會(huì)有什么影響，甚至絕大多數(shù)情況下我們都毫無(wú)感覺(jué)，但是對(duì)于集成電路芯片領(lǐng)域，靜電放電就是一個(gè)不可忽視的重大問(wèn)題，因?yàn)殪o電放電可以在短時(shí)間內(nèi)產(chǎn)生幾百甚至幾千伏高壓，雖然持續(xù)時(shí)間很短，但是足以給芯片的某個(gè)部位造成不可逆的熱損傷。

芯片ESD失效主要分成兩    種情況。[敏感詞]種情況是不可逆熱損壞，這種損壞會(huì)導(dǎo)致芯片功能失效，不能繼續(xù)使用，最典型熱擊穿包括:金屬熔斷、介質(zhì)擊穿、PN結(jié)擊穿。第二種情況是功能退化，功能退化會(huì)導(dǎo)致芯片性能下降，如芯片壽命降低、魯棒性降低、性能參數(shù)退化等，但是功能退化不會(huì)使芯片直接失效，芯片仍然可以繼續(xù)使用。美國(guó)國(guó)家半導(dǎo)體公司對(duì)IC產(chǎn)品的失效原因的調(diào)查數(shù)據(jù)如下圖所示，結(jié)果表明：因靜電放電(ESD)或電氣過(guò)應(yīng)力(Electricl Over Stress，EOS）產(chǎn)生的失效，約占失效IC產(chǎn)品失效總數(shù)的37%。

                                                                  常見(jiàn)ESD模型

常見(jiàn)的ESD模型有：人體模型(HBM)、機(jī)器模型(MM)、充電組件模型(CDM)、國(guó)際電子工業(yè)委員會(huì)標(biāo)準(zhǔn)(IEC)、傳輸線脈沖模型(TLP)、快速傳輸線脈沖模型(VF-TLP)、人體金屬放電模型(HMM)。

其中人體模型(HBM)、機(jī)器模型(MM)、組件充電模型(CDM)為芯片級(jí)測(cè)試模型，主要是模擬芯片本身的ESD防護(hù)能力。一個(gè)質(zhì)量好的芯片，都需要有相應(yīng)的ESD防護(hù)設(shè)計(jì)，芯片級(jí)ESD模型主要研究ESD防護(hù)設(shè)計(jì)與芯片核心電路的協(xié)同工作能力。

國(guó)際電子工業(yè)委員會(huì)標(biāo)準(zhǔn)(IEC)、人體金屬放電模型(HMM)為系統(tǒng)級(jí)測(cè)試模型。系統(tǒng)級(jí)模型主要是研究一個(gè)成型的電子產(chǎn)品的ESD防護(hù)能力。一個(gè)質(zhì)量好的電子產(chǎn)品，除了內(nèi)部芯片需要有相應(yīng)的ESD防護(hù)設(shè)計(jì)外，芯片外部還需要并聯(lián)相應(yīng)ESD/EOS防護(hù)器件作一級(jí)防護(hù)，泄放初期電流，通常這種器件為瞬態(tài)電壓抑制器。

傳輸線脈沖模型(TLP)與快速傳輸線脈沖模型(VF-TLP)為器件級(jí)測(cè)試模型，主要研究ESD防護(hù)器件的性能。用于ESD防護(hù)的基本器件都需要進(jìn)行TLP與VF-TLP測(cè)試來(lái)確定其ESD參數(shù)，評(píng)估其 ESD性能。

1.人體模型(HBM)

人體模型(HBM)主要是模擬人體與芯片接觸過(guò)程中導(dǎo)致芯片攜帶靜電的情況。人體在某種條件下攜帶了大量靜電荷，隨后與芯片接觸，人體所帶靜電荷轉(zhuǎn)移到芯片上，其中人體、芯片、地組成放電通路。下圖是人體與芯片接觸示意圖。

人體放電模型的等效電路如下圖所示，主要由放電電容、1.5KΩ電阻、寄生參數(shù)與DUT(待測(cè)器件)組成，其中 1.5KΩ是模擬人體的寄生電阻。如圖下圖所示，首先開(kāi)關(guān)撥向B，電源向100pF電容充電，這是模擬人體通過(guò)摩擦接觸等情況使得自身攜帶靜電荷變成靜電源的過(guò)程。隨后開(kāi)關(guān)撥向A，電容開(kāi)始放電，這是模擬人體，芯片，地構(gòu)成放電通路進(jìn)行放電的過(guò)程。在HBM模型下，由于人體的寄生電阻較大，因此放電波形的上升沿較緩，大約為10ns，峰值電流一般小于5A。

美國(guó)靜電協(xié)會(huì)根據(jù)芯片在HBM情形下能夠承受靜電電壓的能力劃分了嚴(yán)格的ESD防護(hù)等級(jí)，如下表所示。一般合格的ESD防護(hù)設(shè)計(jì)需要使芯片的HBM等級(jí)達(dá)到4000V。

2.機(jī)器模型(MM)

機(jī)器模型與人體模型類似，不同的是機(jī)器模型是模仿金屬與芯片接觸形成放電通路的模型。下圖是金屬模型的等效電路圖，由于金屬是導(dǎo)體，寄生電阻很小，因此相較于HBM的等效電路圖，MM模型的等效電路圖中沒(méi)有了1.5KΩ的電阻。當(dāng)開(kāi)關(guān)撥向B時(shí)，模擬的是金屬或者機(jī)器在某種情況下攜帶靜電荷變成靜電源的過(guò)程。當(dāng)開(kāi)關(guān)撥向A時(shí)，金屬，芯片，地三者形成導(dǎo)電通路，靜電荷從外部金屬開(kāi)始向芯片轉(zhuǎn)移。由于金屬的內(nèi)阻很小，因此MM模式下，放電波形的上升時(shí)間很快，約為 6~8ns。MM模型下放電波形的持續(xù)時(shí)間與HBM模型下放電波形的持續(xù)時(shí)間相當(dāng)，大約為100ns。峰值電流相比HBM模型明顯增大，可以達(dá)到5A。

與HBM模型一樣，美國(guó)靜電協(xié)會(huì)也根據(jù)芯片在MM情形下能夠承受靜電電壓的能力劃分了嚴(yán)格的ESD防護(hù)等級(jí)，如下表所示。一般芯片合格的ESD防護(hù)設(shè)計(jì)應(yīng)該使芯片的MM等級(jí)為400V。值得一提的是，在同等條件下，MM的防護(hù)等級(jí)約為HBM的十分之一。

3.充電組件模型(CDM)

充電組件模型(CDM)，主要模擬的是封裝后的芯片在運(yùn)輸過(guò)程中芯片接觸到其他物體或者感應(yīng)出靜電荷，自身成為靜電源后，大量靜電荷通過(guò)IO管腳從芯片內(nèi)部流出產(chǎn)生的靜電放電現(xiàn)象。該模型等效電路如下圖所示，與HBM和MM不同的是，該模型是芯片本身作為DUT進(jìn)行放電。CDM模式下，放電回路總電阻很小，放電波形的上升時(shí)間極短，約為0.2ns。脈沖持續(xù)時(shí)間也很短，大概為HBM模式下的十分之一到二十分之一。由于放電回路的寄生電阻很小，放電波形的峰值電流很大，能達(dá)到10至20A。

與HBM、MM模型一樣，美國(guó)靜電協(xié)會(huì)也根據(jù)芯片在CDM情形下能夠承受靜電電壓的能力劃分了嚴(yán)格的ESD防護(hù)等級(jí)，如下表所示。CDM模型的放電波形雖然峰值電流很大，但是持續(xù)時(shí)間很短，因此波形的總能量并不大，沖擊力并沒(méi)有HBM與MM模型強(qiáng)。在工業(yè)生產(chǎn)中，一般要求芯片的CDM等級(jí)為500~100V。

4.人體金屬放電模型(HMM)與國(guó)際電子工業(yè)委員會(huì)標(biāo)準(zhǔn)(IEC)

HMM以及IEC均是系統(tǒng)級(jí)ESD模型，與之前討論過(guò)的芯片級(jí)模型不一樣，系統(tǒng)級(jí)ESD模型的測(cè)試對(duì)象主要是整個(gè)電子產(chǎn)品。

人體金屬模型主要模擬帶有靜電荷的人體通過(guò)金屬、機(jī)械等與芯片管腳相接觸，發(fā)生電荷轉(zhuǎn)移的ESD過(guò)程。HMM模型主要用來(lái)評(píng)價(jià)芯片在電子系統(tǒng)在ESD測(cè)試中的魯棒性。下圖是目前使用最多的HMM的等效電路圖。當(dāng)開(kāi)關(guān)撥向A時(shí)，模擬的是人體攜帶靜電荷成為靜電源的過(guò)程，圖中所示充電電容為150pF。當(dāng)開(kāi)關(guān)撥向B時(shí)，人體、金屬、芯片、地形成放電通路，圖中L1、C1、L2均為放電回路寄生參數(shù)。其放電波形的上升時(shí)間很短，大約為0.7ns，持續(xù)時(shí)間約為60ns。

IEC模型主要是使用電子槍對(duì)待測(cè)系統(tǒng)進(jìn)行ESD放電測(cè)試。測(cè)試模式主要有兩種，分別為空氣放電與接觸放電。IEC模型的等效電路如下圖所示，該模型的放電波形的上升時(shí)間與HMM放電波形上升時(shí)間相當(dāng)，約為0.7ns，放電波形的持續(xù)時(shí)間約為80ns，峰值電流約為20A。

5.傳輸線脈沖模型(TLP)與快速傳輸線脈沖模型(VF-TLP)

TLP(Transmission Line Pulse)與VF-TLP(Very Fast Transmission Line Pulse)測(cè)試技術(shù)是一種通過(guò)測(cè)量時(shí)域的電流電壓來(lái)研究集成電路和器件ESD特性的測(cè)試方法，屬于器件級(jí)的ESD測(cè)試方法。在TLP測(cè)試模式下，脈沖發(fā)生器產(chǎn)生一系列上升時(shí)間為10ns、下降時(shí)間為10ns、脈寬可調(diào)，幅值可調(diào)的離散電壓方波。其中脈寬的調(diào)節(jié)范圍為100ns~1000ns，不過(guò)在HBM模式下，脈寬一般設(shè)置為100ns，幅值的調(diào)節(jié)范圍為0~1000V。方波在傳輸線上產(chǎn)生入射波和反射波，將入射波與反射波疊加，得到待測(cè)器件關(guān)于時(shí)間的瞬態(tài)I-V曲線。分別取出整個(gè)測(cè)量周期中70%-90%時(shí)間段內(nèi)的電壓值的平均值以及電流值的平均值作為T(mén)LP測(cè)試曲線的一個(gè)坐標(biāo)點(diǎn)，如下圖所示。

TLP測(cè)試曲線中除了有脈沖方波下的I-V曲線，還有一條漏電流線，該曲線主要用來(lái)實(shí)時(shí)監(jiān)控器件的漏電流。其繪制方法與I-V曲線一致，每當(dāng)一個(gè)TLP脈沖點(diǎn)繪制完成后，轉(zhuǎn)換開(kāi)關(guān)就會(huì)將電壓源從脈沖發(fā)生器切換至直流供電，同樣取一個(gè)周期內(nèi)70%-90%的平均值繪制出來(lái)的點(diǎn)就是漏電坐標(biāo)點(diǎn)，如下圖所示。

TLP脈沖發(fā)生器由長(zhǎng)度為L(zhǎng)的充電傳輸線TL1、開(kāi)關(guān)S和高壓電源V0組成，其原理圖如下圖所示。其中高壓電源V0用來(lái)改變脈沖方波的幅度，TL1的長(zhǎng)度決定TLP脈沖波的脈度。標(biāo)準(zhǔn)TLP的脈沖寬度為100ns。

VF-TLP與TLP原理大致相同，不同的是TLP的脈沖發(fā)生器產(chǎn)生的是上升沿10ns，脈寬100ns 的方波，用來(lái)模擬HBM模型。VF-TLP產(chǎn)生的是上升沿0.1ns，脈寬10ns的方波，用來(lái)模擬CDM模型。其原理圖如下圖所示。VF-TLP采用的是低損電纜線，用來(lái)降低寄生參數(shù)，圖中延遲線的作用是將入射波和反射波分開(kāi)，方便算出電流。

                                                             ESD模型總結(jié)

HBM的放電波形持續(xù)時(shí)間較長(zhǎng)，攜帶的能量很大，可以直接打穿MOS的柵氧端或者源漏端。因此由HBM模型引起的ESD失效主要為MOS管的源漏擊穿與柵氧擊穿。雖然CDM模型放電波形的峰值電流較大，但是持續(xù)時(shí)間短，因此CDM放電波形所攜帶的能量并沒(méi)有HBM模型那么大。由CDM模型引發(fā)的ESD失效點(diǎn)形狀就小很多，多為針孔狀的柵氧擊穿。ESD模型總結(jié)比較如下表所示。

免責(zé)聲明：本文采摘自“ e小白”，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。