在芯片的生產(chǎn)環(huán)節(jié)中，EDA 工具與 IP 設(shè)計(jì)均不涉及芯片的實(shí)際生產(chǎn)制造，但作為芯片設(shè)計(jì)領(lǐng)域的[敏感詞]環(huán)，EDA工具/IP核的技術(shù)進(jìn)展直接影響芯片產(chǎn)業(yè)的發(fā)展速度，是國產(chǎn)芯片崛起極為關(guān)鍵的一環(huán)，重要性堪比光刻機(jī)。

由芯師爺主辦、深福保集團(tuán)冠名、貿(mào)澤電子提供[敏感詞]禮品贊助的“2020 硬核中國芯”評(píng)選活動(dòng)，以表彰國內(nèi)優(yōu)秀半導(dǎo)體企業(yè)，激勵(lì)國產(chǎn)企業(yè)加大IC產(chǎn)品與技術(shù)研發(fā)力度。本次評(píng)選中，有6家企業(yè)入選“硬核中國芯——2020年度國產(chǎn)EDA/IP評(píng)選”，本文盤點(diǎn)了入選企業(yè)的EDA工具和IP設(shè)計(jì)產(chǎn)品，為市場提供優(yōu)質(zhì)國產(chǎn)芯片軟件選型。

超低功耗BLE5.2射頻IP

所屬企業(yè)：銳成芯微（ACTT）

本產(chǎn)品支持BLE5.2協(xié)議，可實(shí)現(xiàn)NF=6dB(-97dBm sensitivity)，以及6dBm 輸出功率。功耗低至Rx=6mW，Tx=7mW@0dBm。形成的芯片產(chǎn)品經(jīng)過國際一流客戶大量量產(chǎn)，在產(chǎn)品穩(wěn)定性和兼容性方面得到很好的保證。

 價(jià)格競爭力：本產(chǎn)品基于CMOS工藝實(shí)現(xiàn)，無需特殊工藝，也無需DNW等特殊器件，整個(gè)設(shè)計(jì)采用1P5M，而面積低至0.5 mm²。為客戶集成該產(chǎn)品后的市場成本提供極具競爭力的優(yōu)勢。

技術(shù)創(chuàng)新：產(chǎn)品采用創(chuàng)新的設(shè)計(jì)架構(gòu)，內(nèi)置Balun，且無需外置電阻匹配網(wǎng)絡(luò)，在確保性能和低功耗特性的同時(shí)，成為業(yè)界最小面積的BLE IP。

客戶服務(wù)：基于ACTT多年的IP服務(wù)經(jīng)驗(yàn)和低功耗IP技術(shù)積累，可向客戶提供完整的BLE IP解決方案。除BLE IP的完整Designkit外，ACTT可提供BLE的工藝遷移和產(chǎn)品個(gè)性化定制。并且配合BLE提供協(xié)議棧技術(shù)支持，應(yīng)用軟件支持等一攬子服務(wù)。ACTT的低功耗模擬IP，eNVM IP和接口類IP，同BLE IP一起構(gòu)成平臺(tái)化IP解決方案，支持各類CPU架構(gòu)，客戶可通過挑選和裁剪這些IP，來快速構(gòu)成自己所需的規(guī)格，基于ACTT的系統(tǒng)集成經(jīng)驗(yàn)，可極大降低設(shè)計(jì)風(fēng)險(xiǎn)，節(jié)約開發(fā)成本，縮短上市時(shí)間。

市場銷量：BLE IP在55nm已持續(xù)供應(yīng)客戶出貨多年，支持海內(nèi)外應(yīng)用大客戶多家?；?0nm設(shè)計(jì)的BLE IP，一經(jīng)推出即或客戶采用，同時(shí)28nm也已同客戶合作并已開展設(shè)計(jì)。

高云云源?軟件邏輯綜合工具GowinSynthesis1.9.6

所屬企業(yè)：高云半導(dǎo)體

高云云源?軟件邏輯綜合工具GowinSynthesis1.9.6 支持Verilog/SystemVerilog、VHDL混合設(shè)計(jì)輸入，支持超大規(guī)模設(shè)計(jì)，提供業(yè)界領(lǐng)先的FPGA物理綜合解決方案，使之綜合結(jié)果質(zhì)量提升10%，綜合效率提升20%；

價(jià)格競爭力：目前購買高云FPGA芯片免費(fèi)提供高性能綜合工具的license；

 技術(shù)創(chuàng)新：完全國產(chǎn)自主EDA工具，性能超越國際知名品牌的同類產(chǎn)品，為復(fù)雜可編程邏輯設(shè)計(jì)提供了優(yōu)秀的HDL綜合解決方案；

客戶服務(wù)：結(jié)合高云云源?設(shè)計(jì)軟件，易于使用和Debug，高云提供原廠技術(shù)支持，確?？蛻舴?wù)質(zhì)量；

市場銷量： 自GowinSynthesis隨高云云源?軟件1.9.0發(fā)布（2019年2月）以來，在編譯質(zhì)量和用戶體驗(yàn)上受到了客戶的充分認(rèn)可，GowinSynthesis已作為高云全系列FPGA芯片開發(fā)的默認(rèn)[敏感詞]綜合工具。       

華夏芯64位多核處理器IP GPTX2 CPU

所屬企業(yè)：華夏芯

GPTX2 CPU是華夏芯完全自主知識(shí)產(chǎn)權(quán)的多核處理器IP，支持從單核到四個(gè)GPTX2 CPU內(nèi)核的處理器集群。GPTX2 CPU內(nèi)核是基于RISC架構(gòu)的64位超標(biāo)量處理器，擁有高度優(yōu)化的3發(fā)射流水線，支持混合分支預(yù)測和亂序猜測執(zhí)行。非一致的寄存器堆使超標(biāo)量流水線能運(yùn)行到更高的主頻，在編譯器技術(shù)的輔助下，可以對(duì)處理器的許多功能部件起到加速的作用。

GPTX2架構(gòu)基于先進(jìn)工藝設(shè)計(jì)，提供業(yè)界領(lǐng)先的性能和能效比，適合于輔助駕駛系統(tǒng)（ADAS）、機(jī)器人、AR/VR、智能監(jiān)控、邊緣計(jì)算等嵌入式領(lǐng)域的高性能并行計(jì)算應(yīng)用。

AGP2122 NB-IOT/GNSS Transceiver RFIP

所屬企業(yè)：旋極星源

AGP2122是旋極星源自主研發(fā)的國內(nèi)[敏感詞]成功商用授權(quán)的5G NB-IOT/GNSS雙模  Transceiver RFIP,具有以下創(chuàng)新點(diǎn)：

1.支持NB-IOT/GNSS雙模，兼容3GPP R15 FDD標(biāo)準(zhǔn)，支持R15標(biāo)準(zhǔn)FDD頻段，支持GNSS導(dǎo)航頻率（L1，B1，E1）； 

2.采用低中頻接收機(jī)和極坐標(biāo)發(fā)射機(jī)結(jié)構(gòu)（Polar Transmitter）,實(shí)現(xiàn)超低功耗設(shè)計(jì)；

3. 接收通道和發(fā)射通道的低通濾波器和VGA采用分時(shí)復(fù)用的方式，以節(jié)省芯片面積，大幅簡化了電路設(shè)計(jì)，降低了成本；

4. 收發(fā)通道都支持IQ幅度及相位平衡度校準(zhǔn)，以提高接收鏡像抑制度和降低發(fā)射EVM。

5. 集成高線性度的功率放大器，降低系統(tǒng)應(yīng)用成本。

6. 集成DCXO，降低系統(tǒng)應(yīng)用成本。

AGP2122接收功耗只有同類RFIP的60%，面積只有同類RFIP的70%，更是國內(nèi)目前[敏感詞]集成了23dBm CMOS PA的5G NB-IOT/GNSS雙模Transceiver RFIP,目前已成功授權(quán)給國內(nèi)知名客戶和歐洲市場，量產(chǎn)出貨超過百萬顆。

芯來600系列 RISC-V 處理器

所屬企業(yè)：芯來科技

芯來600系列RISC-V 處理器完全由芯來科技本土團(tuán)隊(duì)自主開發(fā)設(shè)計(jì)，與既往產(chǎn)品一樣采用穩(wěn)健的企業(yè)級(jí)Verilog代碼構(gòu)建，可進(jìn)行完整溯源和歸零，保障用戶使用的可靠和安全。瞄準(zhǔn)AIoT邊緣計(jì)算實(shí)時(shí)控制以及需要完整操作系統(tǒng)支持的高性能嵌入式應(yīng)用，適用于人工智能、存儲(chǔ)、智能電視、寬帶網(wǎng)關(guān)等應(yīng)用場景。

性能：

支持RV64IMACFDP

支持用戶模式和PMP

支持硬件乘除法器

可配置任意大小的指令緩存（I-Cache），具有ECC功能

可配置任意大小的數(shù)據(jù)緩存（D-Cache），具有ECC功能

可配置任意大小的ILM和DLM提升性能和實(shí)時(shí)性

可配置用戶自定義指令接口

可配置AHB-Lite私有外設(shè)計(jì)接口

可配置從接口

可配置快速I/O接口

可配置時(shí)序提升

可配置MMU

可配置SIMD DSP單元

可配置硬件單精度浮點(diǎn)單元

可配置監(jiān)督模式和可信執(zhí)行環(huán)境TEE

Dhrystione標(biāo)準(zhǔn)跑分為1.7DMIPS/MHz

CoreMark跑分為3.03CoreMark/MHz

軟生態(tài)支持：

600系列處理器完整支持芯來科技軟件平臺(tái)NSP（Nuclei Software Platform），NMSIS是為芯來科技RISC-V處理器定義的廠商無關(guān)的硬件抽象層，定義了通用工具接口并提供持續(xù)的處理器設(shè)備支持，以及簡潔的處理器和外設(shè)的軟件訪問接口API。采用NMSIS框架，可以大幅提升應(yīng)用軟件的復(fù)用性，縮短RISC-V微處理器開發(fā)者的學(xué)習(xí)時(shí)間，縮短基于芯來內(nèi)核IP的新產(chǎn)品的上市時(shí)間。

Nuclei SDK是專為基于芯來科技Nuclei處理器內(nèi)核的SoC開發(fā)的軟件開發(fā)包。Nuclei SDK以NMSIS為基礎(chǔ)進(jìn)行開發(fā)，提供NMSIS上的所有功能，包括NMSIS-Core，NMSIS-NN，NMSIS-DSP。Nuclei SDK提供裸機(jī)（Bare-metal）以及實(shí)時(shí)操作系統(tǒng)（FreeRTOS，μC/OS-II）開發(fā)環(huán)境。

工具鏈支持：

芯來科技在提供完備Nuclei Studio及蜂鳥調(diào)試器的同時(shí)，目前已全面支持SEGGER的Embedded Studio和J-Link 工具；Lauterbach的Development Tool以及TRACE32®調(diào)試器；IAR的開發(fā)環(huán)境及調(diào)試工具。

FPGA評(píng)估套件：

芯來科技定制了基于Xilinx XC7A200T FPGA的專用硬件開發(fā)板和專用JTAG調(diào)試器，以便于600系列用戶能夠快速的移植處理器內(nèi)核產(chǎn)品以及配套的MCU原型SoC。

ANX2403超低功耗全高清嵌入式DisplayPort?

1.4(eDP)定時(shí)控制器(TCON)

所屬企業(yè)：硅谷數(shù)模

ANX2403是硅谷數(shù)模在低功耗工藝、內(nèi)嵌觸控技術(shù)和高動(dòng)態(tài)范圍(HDR)技術(shù)方面的綜合能力的產(chǎn)物，其功耗迄今為止業(yè)界[敏感詞]，不僅圖像性能提高，而且實(shí)現(xiàn)纖薄邊框設(shè)計(jì)，既降低了顯示面板制造商的成本，也使其面板更為輕薄。

這顆TCON是業(yè)界[敏感詞]功耗的全高清e(cuò)DP時(shí)序控制器，采用28nm工藝技術(shù)，將全高清60Hz功耗降至60mW。其功耗較40nm工藝技術(shù)降低35%，而較55nm工藝技術(shù)則降低50%以上，成為業(yè)界功耗[敏感詞]的定時(shí)控制器。此外ANX2403還支持英特爾的低刷新率（LRR）和PSR2，可進(jìn)一步降低功耗。低功耗的實(shí)現(xiàn)，里面有很多不同的維度。工藝制程的提升是最主要的影響。

另外我們也通過PSR給系統(tǒng)帶來了功耗的進(jìn)一步降低。PSR是一種自刷新技術(shù)，在這種技術(shù)的加持下，TCON內(nèi)部會(huì)有個(gè)buffer用于保持圖像顯示，不需要再從前端接收視頻數(shù)據(jù)。如果是靜止的圖像，GPU就能進(jìn)入低功耗狀態(tài)，eDP主鏈接關(guān)閉；即便是動(dòng)態(tài)畫面，可能仍然存在多個(gè)幀內(nèi)容不變的情況，所以也可以節(jié)約功耗。后來的PSR2，則進(jìn)一步實(shí)現(xiàn)僅傳輸修改后的畫面區(qū)域，即選擇性傳輸。

除了前面提到的工藝、PSR帶來的功耗表現(xiàn)更好，“還有一點(diǎn)，DisplayPort的傳輸速度是比較高的。ANX2403用的是eDP 1.4——在eDP的實(shí)現(xiàn)上，硅谷數(shù)模本身就有一些實(shí)現(xiàn)低功耗的獨(dú)門秘籍，所以不管是55nm，還是28nm，我們都能保持比競爭對(duì)手更低的功耗。

億靈犀eLinkSeas 06 eFPGA IP核

所屬企業(yè)：中科億海微

eLinkSeas采用高性價(jià)比LUT4的邏輯單元結(jié)構(gòu)，可支持640~92000個(gè)邏輯單元典型集成范圍, 集成基于4Kbit大小的可編程塊存儲(chǔ)器BRAM單元，可實(shí)現(xiàn)不同位寬模式、不同時(shí)鐘模式的各類RAM、ROM、Shift Register和FIFO，集成數(shù)字信號(hào)處理DSP資源，可支持9×9、18×18、36×36乘法、加減、累加和求和等運(yùn)算，可根據(jù)需求提供靈活可變的pin密度，典型pin密度為240對(duì)輸入輸出Pin@1000LUTs，典型靜態(tài)電流低至0.3mA@1000LUTs，時(shí)鐘頻率可達(dá)500MHz以上。與國外頭部企業(yè)[敏感詞]的同節(jié)點(diǎn)產(chǎn)品相比，在pin密度、功耗、定制設(shè)計(jì)服務(wù)、集成靈活度等方面上[敏感詞]。

價(jià)格競爭力：與國外頭部eFPGA提供商對(duì)應(yīng)IP核產(chǎn)品相比，價(jià)格低于其1/4。

技術(shù)創(chuàng)新：[敏感詞]基于國產(chǎn)先進(jìn)工藝的eFPGA IP核，首次開創(chuàng)自主“陣列規(guī)模/計(jì)算資源用戶自定義”編譯技術(shù)（已申請(qǐng)多項(xiàng)中國發(fā)明專利及軟件著作權(quán)），可針對(duì)不同用戶應(yīng)用需求，快捷定制生成不同資源、版圖物理尺寸和形狀的嵌入式FPGA IP核，填補(bǔ)了我國自主工藝eFPGA 上的空白，樹立了國產(chǎn)工藝自主eFPGA IP核產(chǎn)品的標(biāo)桿。

客戶服務(wù)：擁有成熟的具有eFPGA 軟硬件編譯技術(shù)，在確定規(guī)格條件下，為SoC用戶在1~2個(gè)月時(shí)間內(nèi)提供所需GDS和相關(guān)文件，比國外對(duì)標(biāo)產(chǎn)品 3~6個(gè)月的設(shè)計(jì)周期大幅度縮短。并可依托已有技術(shù)優(yōu)勢，為用戶提供面向不同應(yīng)用需求的定制可編程電路模塊及“版圖-晶體管-電路-系統(tǒng)”級(jí)完整解決方案，如面向高可靠性需求的加固IP核，面向深度學(xué)習(xí)的卷積運(yùn)算加速核、面向高通量數(shù)據(jù)信號(hào)處理的矩陣運(yùn)算加速模塊等。全程貼合支持客戶集成開發(fā)，被客戶評(píng)價(jià)為“國內(nèi)最標(biāo)準(zhǔn)的eFPGA IP 提供商”。

市場銷量：eLinkSeas eFPGA IP核目前已授權(quán)國內(nèi)多家SoC用戶單位，并為其提供集成完整解決方案，其中多家SoC芯片將于年底或明年年中流片，IP核保守估算年度銷售額可達(dá)千萬以上。

注：本文轉(zhuǎn)載自網(wǎng)絡(luò)，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。

公司電話：+86-0755-83044319
傳真/FAX：+86-0755-83975897
郵箱：1615456225@qq.com
QQ：3518641314 李經(jīng)理  

QQ：332496225   丘經(jīng)理

地址：深圳市龍華新區(qū)民治大道1079號(hào)展滔科技大廈C座809室